VIII Международный конкурс научно-исследовательских и творческих работ учащихся
Старт в науке
Разработка приемо-передатчика на основе программируемой логический интегральной схемы FPGA
Автор работы награжден дипломом победителя II степени
Полная версия работы доступна во вкладке "Файлы работы" в формате PDF
Введение
В связи с существующим большим потоком информации в окружающей нас среде, актуальным является создание быстродействующих, помехоустойчивых, простых по реализации и экономичных устройств приема-передачи информационных данных. Хорошим кандидатом для аппаратного использования в этих целях являются программируемые логические интегральные схемы (ПЛИС). Возможность параллельного вычисления в этих устройствах повышает быстродействие целого оборудования [1]. Таким образом, можно избежать задержки времени при обработке больших объемов поступающих информационных данных в реальном времени. Также использование цифровых устройств в электронике повышает помехоустойчивость сигнала при передаче и приеме информационных данных [2]. Поэтому целью настоящей работы была разработкой простого приемо-передающего устройства информации на основе ПЛИС технологий.
Задачи:
1) изучить информацию по теме исследования;
2) рассмотреть современные виды цифровой интегральной схемотехнической техники, принципиальные схемы и архитектура этих устройств и возможные области, способы применения;
В настоящей работе рассматриваются современные виды цифровой интегральной схемотехнической техники, принципиальные схемы и архитектура этих устройств и возможные области, способы применения.
ОСНОВНАЯ ЧАСТЬ
1. Структуры и типы современных ПЛИС
ПЛИС (Программируемые логические интегральные схемы) – являются одними из самых перспективных элементов цифровой схемотехники. ПЛИС представляет собой кристалл, на котором расположено большое количество простых логических элементов. Изначально логические элементы не соединены между собой. Соединение этих элементов (превращение разрозненных элементов в электрическую схему) осуществляется с помощью электронных ключей, расположенных в этом же кристалле. Электронные ключи управляются специальной памятью, в ячейки которой заносится код конфигурации цифровой схемы. Таким образом, записав в память ПЛИС определенные коды, можно собрать цифровое устройство любой степени сложности (это зависит от количества элементов на кристалле и параметров ПЛИС). В отличие от микропроцессоров, в ПЛИС можно организовать алгоритмы цифровой обработки на аппаратном (схемном) уровне [3]. При этом быстродействие цифровой обработки резко возрастает.
Типичные области применения ПЛИС: цифровая обработка сигналов, пользовательская электроника, системы сбора данных, системы управления, телекоммуникационное оборудование, оборудование для систем беспроводной связи, компьютерное оборудование общего назначения.
Если быть более точным, в настоящее время ПЛИС заполняют 4 крупных сегмента рынка: заказные интегральные схемы, цифровая обработка сигналов, системы на основе встраиваемых микроконтроллеров и микросхемы, обеспечивающие физический уровень передачи данных. Кроме того, с появлением ПЛИС возник новый сектор рынка – системы с перестраиваемой архитектурой (reconfigurable computing) [4].
Микросхемы, программируемые пользователями, открыли новую страницу в истории современной микроэлектроники и вычислительной техники. Они сделали БИС/СБИС, предназначенные для решения специализированных задач, стандартной продукцией электронной промышленности со всеми вытекающими из этого положительными следствиями: массовое производство, снижение стоимости микросхем, сроков разработки и выхода на рынок продукции на их основе. ПЛИС можно классифицировать по многим признакам, в первую очередь:
—по уровню интеграции и связанной с ним логической сложности;
—по архитектуре (типу функциональных блоков, характеру системы межсоединений);
—по числу допустимых циклов программирования;
—по типу памяти конфигурации («теневой» памяти);
—по степени зависимости задержек сигналов от путей их распространения;
—по системным свойствам;
—по схемотехнологии (КМОП, ТТЛШ и др.);
—по однородности или гибридности (по признаку наличия или отсутствия в микросхеме областей с различными по методам проектирования схемами, такими как ПЛИС, БМК, схемы на стандартных ячейках).
Выделяя основные признаки и укрупняя их, рассмотрим классификацию по трем, в том числе двум комплексным, признакам:
—по архитектуре;
—по уровню интеграции и однородности/гибридности;
—по числу допустимых циклов программирования и связанному с этим типу памяти конфигурации [5].
Микросхемы программируемых пользователями вентильных матриц FPGA (Field Programmable Gate Arrays) содержат блоки умножения — суммирования (DSP), которые широко применяются при обработке сигналов, а также логические элементы (как правило на базе таблиц перекодировки (таблиц истинности)) и их блоки коммутации. FPGA обычно используются для обработки сигналов, имеют больше логических элементов и более гибкую архитектуру.
2 Системные свойства микросхем программируемой логики
ПЛИС рассматриваются в настоящее время как наиболее перспективная элементная база для построения цифровой аппаратуры разнообразного назначения. Появляются и новые возможности реализации на программируемых микросхемах аналоговых и аналого-цифровых устройств. Перспективность ПЛИС базируется на ряде их достоинств, к числу которых можно отнести перечисленные ниже, справедливые для ПЛИС вообще, безотносительно к их конкретным разновидностям:
– универсальность и связанный с нею высокий спрос со стороны потребителей, что обеспечивает массовое производство.
– низкая стоимость, обусловленная массовым производством и высоким процентом выхода годных микросхем при их производстве вследствие достаточно регулярной структуры.
– высокое быстродействие и надежность как следствие реализации на базе передовых технологий и интеграции сложных устройств на одном кристалле.
– разнообразие конструктивного исполнения, поскольку обычно одни и те же кристаллы поставляются в разных корпусах.
– разнообразие в выборе напряжений питания и параметров сигналов ввода/вывода, а также режимов снижения мощности, что особенно важно для портативной аппаратуры с автономным питанием.
– наличие разнообразных, хорошо развитых и эффективных программных средств автоматизированного проектирования, малое время проектирования и отладки проектов, а также выхода продукции на рынок.
– простота модификации проектов на любых стадиях их разработки.[6]
Для новейших вариантов ПЛИС с динамическим репрограммированием структур, кроме важных с общих позиций свойств, следует назвать и дополнительную специфическую черту: возможность построения на базе динамически репрограммируемых микросхем новых классов аппаратуры с многофункциональным использованием блоков.
2.1. Разработка приемо-передатчика и цифровой анализ данных на основе ПЛИС
В этом разделе описываются экспериментальные результаты исследовании, принцип работы приемо-передатчика цифрового сигнала. Приводятся собранные схемы для передачи сообщений по беспроводному радиочастотному каналу связи. С помощью программируемых логических интегральных схем (ПЛИС) реализован блок обработки сигналов.
Ниже приведена структурная блок схема приемо-передатчика цифрового сигнала (Рис. 1). Приемопередатчик состоит из двух блоков: передатчик и приемник. Передатчик – обрабатывает, усиливает сигнал и передает в эфир. Сигнал, принятый по беспроводному радиочастотному каналу связи, усиливается дважды и передается в ПЛИС для обработки сигнала.
Рисунок 1 - Структурная блок схема приемопередатчика
На рисунке 2 показана схема усилителя для передатчика. В схеме используются полевые транзисторы BS170. Усиленный сигнал через линию output передается на антенну.
Рисунок 2 - Схема усилителя для передатчика.
По этой схеме собрана электрическая схема на макетной плате (Рис. 3). Металлическая скрепка используется в качестве антенны.
Рисунок 3 - Схема усилителя напряжения.
Прием данных осуществляется по приведенной ниже схеме (Рис. 4). Поступающий из антенны сигнал усиливается в 100 раз. Для усиления сигнала используется операционный усилитель (ОУ) UA741CN и резисторы номиналами 1кОм и 100кОм.
Рисунок 4 - Схема усилителя для приемника.
В соответствии схемы усиления на макетной плате была собрана электрическая схема для приемной части (Рис. 5). Как видно на схеме, сигнал из антенны поступает в ОУ.
Рисунок 5 - Усилительная часть сигнала на макетной плате.
В приемной части использованы два ОУ, но основное усиление происходит в первом усилителе. Второй усилитель служит для обратной инверсии и настройки амплитуды сигнала. То есть информационный сигнал усилиливается до рабочего диапазона ПЛИС, которая находится от 3,3 В до 5 В. На рисунке 6 показана схема второго усилителя для приема сигнала.
Рисунок 6 - Инвертирующий усилитель.
На рисунке 7 практическая реализация схемы второго усилителя на аналоговых элементах. Коэффициент усиления полтора раза. Поэтому мы взяли резисторы номиналами 1кОм и 1.5кОм и использовали операционный усилитель UA741CN.
Рисунок 7 - Схема инвертирующего усилителя.
Обработка данных осуществляется на основе отладочной платы DE FPGA BOARD c интегральной схемой фирмы XILINX семейства Spartan 3E (Рис. 8).
Рисунок 8 - Отладочная плата DE FPGA BOARD
Блок схема обработки сигнала приёмо-передатчика показана на рисунке 9. Блок схема состоит из нескольких блоков, выполняющих различные функции. Первый блок div_clk выполняет функцию деление частоты. Так как передача и прием данных выполняется в диапазоне от 10кГц до 250кГц. Тактовая частота ПЛИС 50МГц. Поэтому при передаче и приеме частота делится в пределах от 100 до 2500. Для передачи данных используется блок p_to_s_data. Этот блок выполняет функцию кодера. Для приема данных используется блок detector и s_to_p_data. Блок detector детектирует принятый сигнал с антенны. Второй блок выполняет функцию декодера.
Рисунок 9 - RTL схема обработки сигнала приёмо-передатчика.
Обработка сигнала осуществляется в программной среде ISE Design Suite 14.4. В качестве языка программирования использовался Verilog HDL. Полный программный код написан с помощью данного языка программирования. Программа основного блока показана на рисунке 10. Блок состоит из трех входных сигналов и двух выходных сигналов. Первому входу clk подается тактовая частота. Второй вход называется информационным, так как на этот вход поступает информация. В данном случае восьми битная информация. Следующий вход предназначен для приема данных с антенны. Первый выход используется для передачи данных через антенну. Следующий выход выводит обработанный сигнал через приемную антенну. Число битов этого выхода соответствует входному информационному сигналу. В основной программе описывается соединение четырех микроблоков. Соединение выполняется с помощью цепи wire.
Ниже, в Приложении А, приведена программа делителя частоты (Рис. 11). В данной программе частота делится на 2500. В результате получаем тактовую частоту 20кГц.
На рисунке 12 (Приложение А) показана программа кодера. В данном случае кодер выполняет функцию мультиплексора. После мультиплексирования данные передаются в эфир. На выходе кодера сигнал преобразуется в импульсный сигнал. Так как передача информации реализована в цифровой форме.
В приемной части исходный сигнал искажается с внешним возмущением среды. В основном влияет внешней шум и расстояние между передающей и принимающей антенн. Поэтому искаженный сигнал детектируется в блоке detector и обрабатывается. Программа этого блока приведена на рисунке 13 (Приложение А).
После детектирование сигнал поступает в блок декодера. Декодер выполняет функцию демультиплексора. Программный код декодера показан на рисунке 14 (Приложение А).
Ниже приведены сигналы на выходе ПЛИС и на выходе передатчика (Рис. 15). Синим линиям показано выходной сигнал, передающийся в ОУ передатчика. Желтым линиям показано выходной сигнал, передающийся сигнал в эфир через антенны. Сигнал инвертируется на выходе усилителя передатчика.
Рисунок 15 - Сигналы на выходе ПЛИС и на выходе передатчика.
На рисунке 16 желтая реализация соответствует поступающему сигналу через антенну. Как видно, форма сигнала на входе приемника сильно искаженная.
Рисунок 16 - Сигналы на выходе ПЛИС и на входе приемника
На рисунке 17 показаны сигналы на выходе ПЛИС и на выходе первого ОУ приемника. Сигнал усиливается в 100 раз и подавляется уровень шума.
Рисунок 17 - Сигналы на выходе ПЛИС и на выходе первого операционного усилителя приемника
Сигнал, поступающий из первого ОУ, усиливается и инвертируется для дальнейшей обработки сигнала (рис.18).
Рисунок 18 - Обратно инвертированный сигнал в соответствии с переданным сигналом.
Заключение
В настоящей работе рассматриваются современные виды цифровой интегральной схемотехнической техники, принципиальные схемы и архитектура этих устройств и возможные области, способы применения.
На основе ПЛИС фирмы Xilinx разработано простое приёмо-передающее устройство информационных данных. Реализована аппаратная и программная часть цифрового приемо-передатчика. В программном языке Verilog написана программа мультиплексора, которая формирует параллельный поток в последовательный, для передачи информации через один беспроводной канал и программа демультиплексора для обратного преобразования. Искажение сигнала в беспроводном канале обрабатывается в реализованном блоке детектора приемника. Также использовались операционные усилители для передачи и приема сигнала в нужной амплитуде.
Список использованных источников и литературы
1. Грушвицкий Р.И., Мурсаева А.Х., Угрюмов Е.П. Проектирование систем на микросхемах программируемой логики. – М.: БХВ-Петербург, 2002. – 608 с.
2. Бернард С. Цифровая связь. Теоретические основы и практическое применение. – 2 изд. – М.: «Вильямс», 2007. – 1104 с.
3. Кнышев Д.А., Кузелин М.О. ПЛИС фирмы Xilinx: описание структуры основных семейств. М.: Издательский дом «Додека-ХХI», 2000. – 240 с.
4. Стешенко В.Б. ПЛИС фирмы «ALTERA»: элементная база, система проектирования и языки описания аппаратуры. – М.: Издательский дом «Додека-ХХI», 2002. – 576 с.
5. Williams J.M. Digital VLSI Design with Verilog, Silicon Valley Technical Institute, 2008. – p. 460.
6. Захарова Е. Е., Белозерцев А. В. Программируемые логические интегральные схемы. Часть III: Лабораторный практикум. СПбГУКиТ, 2005. – 61 с.
Приложение
Рисунок 10 - Главная программа дляобработки сигнала приёмо-передатчика.
Рисунок 11 - Блок делителя частоты
Рисунок 12 - Программный код кодера.
Рисунок 13 - Программа детектора сигнала
Рисунок 14 - Программный код декодера.